Проектирование чипов стало проще

Вступление

Слово проектирования чипа означает создание интегрированного чипа путем интеграции миллиардов транзисторов в
достичь приложения. Приложение может соответствовать определенным требованиям, таким как микропроцессор, маршрутизатор, сотовый телефон и т. Д. Интегральная схема, предназначенная для конкретного приложения, называется ASIC (Интегральные схемы для конкретных приложений).

Сегодняшние чипы ASIC предельно сложны с большим количеством транзисторов, предназначенных для конкретного
производственный процесс для изготовления интегральных микросхем в эпоху менее нанометров, включающий в себя блоки и множество задач, таких как знание различных протоколов, архитектур, моделей, форматов, стандартов, знание логики CMOS, концепции цифрового дизайна, приручение инструмента EDA для различные требования к дизайну, такие как площадь, время, мощность, тепловая мощность, шум, управляемость, информация о литографии, знание различных переменных, таких как длина канала, Vt, изменения ширины линии, сужение линзы, эффекты падения ИК-излучения, мундштук, мундштук — вариации, эффекты и различные шумовые эффекты, такие как шум пакета, шум электромагнитных помех, шум электросети, перекрестные помехи и способность тестировать и проверять, а также знать, как моделировать и характеризовать все эти эффекты заранее на этапе проектирования, шаги по увеличению доходность для увеличения кривой доходности, с коротким промежутком времени для выхода на рынок, чтобы минимизировать риск и максимизировать предсказуемость и модульный подход к успеху. Теперь давайте познакомимся с "Искусство чип-дизайна"

Использовал много технических жаргонов, не о чем беспокоиться, мы скоро туда доберемся … Будь со мной, пообещай понять концепции, лежащие в основе чипа Desiging.

Перед разработкой чипа? Надо мозговой штурм

1. На какой рынок ориентирован чип?

2. Какие протоколы участвуют в чипе?

3. Какими будут наши процессоры / автобусные архитекторы?

4. Что такое мощность / ИК-спад / время / Площадь / Урожай / цели и как выделить их в Чипе?

5. В каком процессе будет производиться чип?

7. Каковы различные требования сторонних IP-адресов / памяти?

8. Каковы наши процессы проектирования и EDA инструменты и методология?

9. Какова примерная стоимость чипа?

10. Прежде всего, в основе любой бизнес-модели лежат деньги, то есть наша модель Прибыли, оценка нашей ROI (Возврат инвестиций).

Аналогия архитектуры чип-дизайна и архитектуры здания.

Почему аналогия с архитектурой здания? Это просто для лучшего понимания концепции дизайна чипов, так как мы очень хорошо знакомы с архитектурой здания, тогда нам будет легко отобразить архитектуру дизайна чипов.

Поток VLSI (Очень крупномасштабная интеграция) был обнаружен аналогично потоку, применяемому в строительстве зданий. Теперь давайте углубимся в процесс строительства, чтобы лучше понять разработку схемы проектирования микросхем VLSI.

Когда мы начинаем строить здание, у нас будет архитектура, то, как здание должно выглядеть, внешний вид и все такое, что мы будем проектировать архитектуру в чип-дизайне, основываясь на требованиях продукта. то, для чего предназначен продукт и для чего нужно, так называемая спецификация, будет иметь модули.

Теперь давайте перейдем к части реализации Building & Chip.

Сначала мы приходим к плану здания, аналогично плану здания чипа. Основываясь на возможности подключения / доступности / доступности, мы размещаем наши комнаты, аналогично у нас есть ограничения для размещения блоков. Подобно тому, как мы строим здание из кирпичей, для Chip Design у нас есть библиотеки, которые похожи на заранее разработанные кирпичи, для определенной функциональности.

Теперь давайте попробуем разобраться в силовой структуре или электрическом соединении в нашем здании. Первоначально у нас есть план электрооборудования для нашего здания, где у нас есть требование, чтобы все наши электрические устройства нуждались в электропитании. Аналогично тому, что у нас есть требования к мощности чипа, необходимая мощность подается через площадки питания, по кольцевой топологии, чтобы иметь равномерное распределение по всем углам чипа, и источник питания должен охватывать все стандартные элементы ( кирпичи для проектирования микросхем). В Chip-Design это называется топологией энергосистемы, и теперь требуется то, насколько хорошо мы проектируем нашу энергосистему, чтобы снизить падение ИК-напряжения, чтобы наши стандартные элементы получали надлежащую мощность требование.

Я бы не осудил, если бы не обсуждал часы и дерево часов в потоке Chip-Design. У нас есть
синхронный способ проектирования и асинхронный способ проектирования (трудно проверить). Большинство чипов следуют синхронному способу кодирования, для которого возможен статический анализ синхронизации. Для релевантности флопов часы на эти флопы должны одновременно достигать кристалла с некоторыми перекосными целями в чипе. Чтобы это произошло, шаг, называемый тактовым деревом, выполняется после включения питания. сетка создана.

Давайте попробуем визуализировать концепцию Place & Route в Chip Design. Нам нужно пройти много концепций моделирования, чтобы понять процесс чип-дизайна. Чтобы лучше понять эту концепцию места и маршрута, давайте представим общество, в котором живут люди, говорящие на разных языках, и давайте представим себе, что люди, говорящие на одних и тех же языках, живут в обществе, а затем связь намного проще, аналогичным образом при проектировании микросхемы стандартные ячейки, имеющие конструктивные отношения, размещаются ближе в потоке размещения, эта концепция называется регионализацией. Теперь, когда в области выделения групп стандартных ячеек ячейки, которые на самом деле обмениваются данными, должны быть заключены рядом, так чтобы время было достигнуто и хорошо оптимизировано. Этот шаг называется размещением, соединением по стандарту. ячейки называются маршрутизацией, задача состоит в том, чтобы оптимизировать или уменьшить длину проводов.

Теперь давайте попробуем понять концепцию целостности сигнала в Chip-Design, которую часто называют SI Effect. Так как наш процесс сокращается день ото дня, а наше производство кремния обходится дорого, мы стараемся
размещать все больше и больше стандартных клеток в ограниченной области, поэтому клетки расположены очень близко
прокси, поэтому переключение одного может повлиять на поведение других, что может сделать путь более быстрым или медленным, эта проблема называется целостностью сигнала. Таким же образом в нашей конструкции, чтобы сохранить целостность в доме (соседняя свободная зона), в пределах ограниченной зоны модальности, мы пытаемся создать промежутки между зданиями, аналогично мы можем думать о концепции, называемой экранированием, высокочастотная сеть с пересекающимися сетями. Мы выполняем расстояние между зданиями, аналогично тому, как мы можем выполнять расстояние между сетями, которые находятся в непосредственной близости.

Для того, чтобы проверить кремний в вопросах технологичности, концепция Chip Desigining — это
Дизайн для испытаний (DFT). Одним из методов DFT является цепочка сканирования. Чтобы понять концепцию цепочки сканирования, мы можем визуализировать, что у нас есть вход через парадную дверь и выход через заднюю дверь, и человек проходит через парадную дверь и выходит из выхода через заднюю дверь здания, что мы уверены, что в комнатах здания нет блокировки, чтобы застрял этот человек, по аналогии с этой аналогией, к которой подключены триггеры, создающие цепочку сканирования, и значения тестового ввода передаются из Ввод цепочки сканирования чипа и ожидаемые данные визуализируются на выходе цепочки сканирования чипа, тогда предполагается, что микросхема не имеет проблем с технологичностью, таких как неисправности, застрявшие в одной или застрявшие в нулях).

Дополнительные концепции и знания в области проектирования микросхем, посещение сейчас, бесплатный доступ

http://www.vlsichipdesign.com

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *